fmea失效过程分析,盐雾防锈测试
XC2064 FPGA具有一个8 x 8的CLB网格
每个CLB都有从AA到HH的字母名称。互连可以将例如块DC的输出连接到块DE的输入,如下所示。红线表示路由路径,红色小方块表示已激活的路由点。离开模块DC后,信号由个路由点定向到8针开关(绿色),该信号将其引导到另外两个路由点和另一个8针开关。(未显示未使用的垂直和水平路径。)请注意,布线相当复杂;即使是这条短路径,也使用了四个路由点和两个开关。
从块DC的输出路由到块DE的信号示例
下面的屏幕截图显示了 XACT程序中的路由外观。黄线指示逻辑块之间的路由。随着信号的加入,挑战在于如何有效地路由而不使路径发生冲突。XACT软件包执行自动路由,但也可以手动编辑路由。
XACT 程序的屏幕截图。此 MS-DOS 程序通过键盘和鼠标进行控制。
4